Kristoffer Sander Skytte Staff Application Engineer, System Level SI/PI

Cadence starting point of PCB layout checks. While still important and used for almost every PCB layout design, DRCs are unable to handle complicated design rules. The PCB designers, layout engineers and SI engineers all need more advanced PCB layout check options that provide more insight into the electrical performance of a design.

In this presentation we will discuss what electrical design checks can be performed on a layout and discuss how these checks can be used to implement a more electrically aware design yielding a more robust implementation. Several examples will be shown on how these checks can help identify issues in the layout and help mitigate these issues.

Include following moments:

• Layout based design check


• Delay matching checks


• DC IR drop layout checks


• Quantifying influence of routing choices


•  

You need to have your own PC at the workshop"

 

---

Denna workshop passar elektronikkonstruktörer som är intresserade av signalintegritet på mönsterkort.

Datum: 23 september 2015
Tid: 08.30 – 16.00 (inkluderar lunch)
Plats: Synective Labs AB
Ranängsgatan 8-10
SE-416 64 Göteborg

Då vi har begränsade resurser när det gäller datorer ber vi de som har möjlighet att ta med egna datorer. Vi erbjuder möjligheter för nerladdning av mjukvara samt tillhandahåller tillfälliga licenser för de som önskar.
Workshopen är kostnadsfri och du anmäler dig via epost enligt nedan formulär till info@eig-gbg.se:

Name:
Company:
Any restriction by food:

Sista anmälningsdag är den 15 september 2015. Antal platser är begränsat.